ISE工程文件实现左移右移对开对分中科大FPGAOL Nexys4DDR开发板xc7a100t csg324得以验证通过使用PLL将100MHz主频分频成20MHz