数字逻辑与数字系统实验报告
基本逻辑门实验 简单组合逻辑电路设计、组装与调测试 三态门特性研究与典型应用 中规模集成电路功能测试及应用 加法器设计与实现 触发器 移位寄存器及其应用 时序电路分析 集成计数器及应用 四相时钟分配器设计
文件列表
数字逻辑实验.rar
(预估有个9文件)
全加器.doc
265KB
门延时测试与组合逻辑电路设装测2 .doc
870KB
集成计数器及应用.doc
296KB
四相时钟分配器.doc
192KB
触发器.doc
1.83MB
中规模集成电路功能测试及应用.doc
192KB
三态门特性研究和典型应用.doc
105KB
移位寄存器及其应用.doc
210KB
基本逻辑门实验.doc
130KB
用户评论