特殊特性HyperRAM低电平信号计数接口3.0VI O11个总线信号单端时钟CK1.8VI O12个总线信号差分时钟CKCK芯片选择CS8位数据总线DQ70读写数据选通RWDS双向数据选通掩码在开始执行任何操作时作为输出用于指示刷新延迟在读取过程中作为输出其功能是读取数据选通在写入过程中作为输入其功能是写入数据掩码RWDSDCARS时序在读取过程中与CK相移的第二时钟是RWDS的偏移相移的时钟用于将RWDS切换沿移动到读数据眼图范围内高性能高达333MB s双数据速率DDR每个时钟周期内进行两个数据传输VCC1.8V时时钟频率可达166MHz相应速率为333MB sVCC3.0V时时钟频率可达100MHz相应速率为200MB s顺序突发操作可配置突发特性循环突发长度16个字节8个时钟周期32个字节