暂无评论
第12章 建模实例 136 12.1 简单元件建模 136 12.2 建模的不同方式 138 12.3 时延建模 139 12.4 条件操作建模 141 12.5 同步时序逻辑建模 142 12.6
第一部分：基础篇 第二部分：中级篇 北京航天航空大学出版社
Verilog语言的规范
verilog数字系统设计教程 PDF版
第1章EDA技术综述1本章内容简介11.1引言11.2EDA技术及其发展21.3设计方法与设计技术31.3.1Top-down设计31.3.2Bottom-up设计51.3
VerilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在
找到的很实用VERILOG教程，个人感觉很专业
该开发板及配套教程是本人在华为工作期间设计的，目的在于提高同事朋友 学习CPLD 的兴趣与效率，该教程主要是 CPLD 及 Verilog 的基础入门级学习，通 过实例实战、教程文档、教学视频的方式，
Verilog简明教程下载，里面可以提供基础的verilog编写指导。
cadenceius最后一个XP系统下运行的版本
暂无评论