一种基于FPGA的高速数据采集模块，能够对单音信号或脉冲信号中的峰值进行检测，并记录峰值点的位置。该模块采取了连续三点的检测方法，有效解决了噪声大信号的干扰问题。同时，通过寄存adc输入数据的首尾点与8路并行数据相互配合，确保了边界的检测准确性。本例程仅供参考，读者可以根据自己的需求进行改进和优化。