通过对YOLOv2网络进行分析,发现除了路由层外,其他大部分层都是串行处理的。为了提升性能,可以通过预设一个特定的地址来实现路由层的加速。加速器需要按照顺序与内存进行交互,包括读取内存数据、处理数据,然后写回内存数据。为了减少内存访问次数并重用数据,采用了循环平铺技术,将卷积循环R、C、M、N平铺到Tr、Tc、Tm、Tn[8]。在相关文件和论文中提供了详细说明和参考文献。
Xilinx FPGA加速器优化YOLOv2网络的方法和实现
文件列表
xilinx的fpga pynq/zedboard 加速YOLOv2的demo
(预估有个2000文件)
yolov2.bit
3.86MB
yolov2_acc_test_template.h.b5
29KB
yolov2_acc_gen_template.h.b0
38KB
yolov2_acc_test_template.h.b0
28KB
yolov2_acc_test_template.h.b9
31KB
yolov2_acc_test_template.h.b8
29KB
yolov2_acc_test_template.h.b4
38KB
yolov2_acc_test_template.h.b3
33KB
yolov2_acc_test_template.h.b7
29KB
yolov2_acc_test_template.h.b1
26KB
暂无评论