一种基于0.18um工艺的高速10位SAR ADC电路，有效位ENOB为9.6bit，SFDR为63.7dB。该电路可直接用于性能仿真，适用于逐次逼近型模数转换器。
暂无评论
全加器是算术运算电路运算中的基本单元，也是构成多位加法器的基本单元，介于加法器在算术运算电路当中的重要作用，使得全加器的设计显得十分重要。通常情况下，我们采用两种结构构成全加器电路，一种是由两个半加器
这款ADC采用了0.18微米工艺制造，具有9.6位的有效位数（ENOB）和63.7分贝的信号到噪声加性失真比（SFDR）。它是基于virtuoso设计工具开发的，可直接用于性能仿真。
基于0.18um工艺的Ku/K波段CMOS功率放大器，赵怡，刘智卿，设计了一种基于0.18umCMOS工艺的Ku/K波段功率放大器的设计。电路采用两级共源共栅放大器级联放大，通过优化驱动放大电路与功率
UWB ( Ultra Wide Band)在短距下可以低功率进行高速数据传输, 被认为是有发展前景的无线电技术之一。此外, UWB 作为基础通信技术, 在目前兴起的物联网应用中, 亦将发挥巨大的作用
一种12位SAR ADC电路的设计与仿真方法，其中逻辑模块与实际电路相对应，可以利用Cadence或者Matlab进行频谱分析，从而更好地理解电路性能和优化设计。
提出一种应用于10位逐次逼近型模数转换器(SAR ADC)的高精度比较器,具有精度高、功耗低的特点。该比较器采用差分结构的前置放大电路,提高输入信号的精度,其自身隔离效果减小了锁存器的回踢噪声和失调电
文中提出了一种10位低功耗逐次逼近(Successive-Approximation-Register, SAR)模/数转换器(Analog-to-Digital Converter, ADC),内部
采用0.18μmCMOS的10位20 kS / s 17.7 nW 9.1ENOB基准不敏感SAR ADC
设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OT
针对工业物联网等应用场景中ADC的供电电压范围宽、功耗要求苛刻等问题,提出了一种配置灵活、低功耗、低噪声的片上基准电压产生电路,为ADC提供与电源无关满量程电压。该电路在电源电压为2.65 V~3.6
暂无评论