本文聚焦于在Xinlinx黑金AX7A035t FPGA开发板上进行的PLL实验，通过Vivado进行仿真以验证其在产生4个不同时钟频率或相位的输出方面的性能。实验的步骤包括生成比特流文件并将其下载到开发板上，同时利用示波器对生成的时钟信号进行频率测量。通过实际操作，读者可以深入了解PLL的工作机制，以及在数字电路设计中如何精确控制时钟信号。关键词包括Xinlinx黑金AX7A035t FPGA开发板，PLL仿真，时钟频率测量。