该模块是在FPGA上面以VHDL语言来实现的VGA接口的时序,有一定的参考价值