高斯信道的Verilog实现代码,包含顶层测试模块,含有注释