这篇内容介绍了如何在FPGA上实现一个32阶的FIR滤波器，采用了vivado2020.1工程实现代码。滤波器的系数是使用MATLAB生成的16进制数值，FPGA通过流水线的方式利用33个DSP实现乘法和加法运算，从而得到滤波后的数据。