Xilinx K7 325T实现的千兆网UDP协议，设置IP和端口即可直接传输数据，类似透传，无需处理底层协议。FPGA实现UDP模块说明：udp_protocol_top中的gig_ethernet_pcs_pma有脚本生成，任何Vivado版本都支持，注释中详细说明了重要信号，默认为1000M，100M需要修改内部信号。PHY芯片为88E1512，采用SGMII接口。需设置好FPGA和上位机的IP及端口才能接收数据，在同一网段内操作。接收数据时，udp_protocol_top.rx_udp_payload_axis_tvalid拉高表示udp_protocol_top.rx_udp_payload_axis_tdata有效，udp_protocol_top.rx_udp_payload_axis_tready默认为1可持续接收数据。发送数据时，tx_udp_payload_axis_tready=1时拉高tx_udp_payload_axis_tvalid，数据有效。发送完成后务必发送一个tx_udp_paylo。