本 Verilog 模块 ad7606_ctrl 用于控制 AD7606 模数转换器 (ADC)，配置其过采样倍率、读写操作和复位。该模块接收时钟、复位、ADC 数据、ADC 忙标志和第一个数据标志位，并输出 ADC 过采样倍率选择、ADC CS、ADC 数据读取和 ADC 复位信号。