Verilog HDL实现:

7人表决器

巴克码信号发生器

多功能数字时钟