表86 NOR/PSRAM存储块选择HADDR选择的存储块：

  • 00：存储块1 NOR/PSRAM 1

  • 01：存储块1 NOR/PSRAM 2

  • 10：存储块1 NOR/PSRAM 3

  • 11：存储块1 NOR/PSRAM 4

(1) HADDR是需要转换到外部存储器的内部AHB地址线。HADDR[25:0]包含外部存储器地址。HADDR是字节地址，而存储器访问不都是按字节访问，因此接到存储器的地址线依存储器的数据宽度有所不同，如下表：

表87 外部存储器地址数据宽度

(1) 连到存储器的地址线大访问存储器空间(位)

  • 8位：HADDR[25:0]与FSMC_A[25:0]对应相连，64M字节 x 8 = 512 M位

  • 16位：HADDR[25:1]与FSMC_A[24:0]对应相连，HADDR[0]未接，64M字节 / 2 x 16 = 512 M位

(1) 对于16位宽度的外部存储器，FSMC将在内部使用HADDR[25:1]产生外部存储器的地址FSMC_A[24:0]。不论外部存储器的宽度是多少(16位或8位)，FSMC_A[0]始终应该连到外部存储器的地址线A[0]。

NOR闪存和PSRAM的非对齐访问支持

每个NOR闪存或PSRAM存储器块都可以配置成支持非对齐的数据访问。在存储器一侧，依据访问的方式是异步或同步，需要考虑两种情况：

  • 异步模式：只要每次访问都有准确的地址，就完全支持非对齐的数据访问。

  • 同步模式：FSMC只发出一次地址信号，然后成组的数据传输通过时钟CLK顺序进行。某些NOR存储器支持线性的非对齐成组访问，固定数目的数据字可以从连续的以N为模的地址读取(典型的N为8或16，可以通过NOR闪存的配置寄存器设置)。此种情况下，可以把存储器的非对齐访问模式设置为与AHB相同的模式。如果存储器的非对齐访问模式不能设置为与AHB相同的模式，应该通过FSMC配置寄存器的相应位禁止非对齐访问，并把非对齐的访问请求分开成两个连续的访问操作。

19.4.2 NAND和PC卡地址映像

三个存储块可以用于NAND或PC卡的操作，每个存储块被划分为下述访问空间：

表88 存储器映像和时序寄存器

| 起始地址 | 结束地址 | FSMC存储块时序寄存器 |

| ------------- | ------------- | ------------------ |

| 0x9C00 0000 | 0x9FFF FFFF | I/O FSMC_PIO4(0xB0) |

| 0x9800 0000 | 0x9BFF FFFF | FSMC_PATT4(0xAC) |

| 0x9000 0000 | 0x93FF FFFF | FSMC_PMEM4(0xA8) |

| 0x8800 0000 | 0x8BFF FFFF | FSMC_PATT3(0x8C) |

| 0x8000 0000 | 0x83FF FFFF | FSMC_PMEM3(0x88) |

| 0x7800 0000 | 0x7BFF FFFF | FSMC_PATT2(0x6C) |

| 0x7000 0000 | 0x73FF FFFF | FSMC_PMEM2(0x68) |

对于NAND闪存存储器，通用和属性空间又可以在低256K字节部分划分为3个区：

  • 数据区(通用/属性空间的前64K字节区域)

  • 命令区(通用/属性空间的第2个64K字节区域)

  • 地址区(通用/属性空间的第2个128K字节区域)