第二章存储篇之“SDRAM”章节简介由于片上资源的稀缺，所以通常我们在进行FPGA开发时都会外扩存储器。目前主流的动态存储器已经是DDR的天下，但SDRAM仍以其良好的性价比存在于市场。黑金的EP4CE15采用的是一片型号为“K4S561632N-LC75”三星生产的32MB SDRAM。我们本章中将演示如何在Qsys中添加SDRAM的IP核，众所周知对于SDRAM的IP核使用的难点在于确定SDRAM时钟的相移。我们在这章中会通过Nios II的软件程序结合硬件来估算SDRAM时钟的相移并借助ModelSim进行功能仿真来验证设计。本章中我们使用的Quartus II套件升级为11.1 sp2（32位）。ModelSim的版本为SE 10.1（32位）。

想知道如何在ModelSim中进行仿真吗？你可以参考Quartus II调用ModelSim仿真这篇文章，它详细介绍了仿真的每一步操作。如果你是FPGA开发的新手，不妨看看这篇FPGA Nios II入门，它为你提供了一个全面的指导。想要深入了解Nios II流水灯的源程序？这里有一个详细的例子。

如果你对Quartus II与ModelSim的联合仿真感兴趣，可以点击Quartus II与Modelsim联合仿真。对于初学者，我们还提供了Quartus_II_与ModelSim入门，这篇文章会帮助你快速上手。如果你在安装过程中遇到问题，可以参考这篇quartus II modelsim破解安装教程。

基础篇---如何使用SDRAM硬件设计建立新项目首先建立项目文件夹”sdram_test”，然后将上一章完成的项目文件都copy到”sdram_test”文件夹下。