1、两块FPGA之间采用12根线连接，包括8根数据线，2根同步时钟线，2根使能信号线。

2、每块FPGA的引脚配置为[3:0] RXD（接收数据），RXC（接收时钟），RXEN（接收使能信号），[3:0] TXD，TXC，TXEN。

3、采用全双工通信。

4、同步时钟均采用锁相环产生时钟，在末尾有产生过程。

5、相互之间发送的数据为0~255，不过本程序没加上使能信号。