介绍了3DES数据加密算法的原理,针对利用FPGA硬件实现3DES算法,给出了一种可进化IP核的具体设计思想,采用可重构电路节省器件内部资源,并采用有限状态机设计技术从而实现数据高速安全传输。本设计是在ALTERA公司的Quartus II环境下实现的,并成功下载到支持电路部分重构的Xilinx Virtex II系列器件中的XC2V1500芯片中。