1. 面积与速度的平衡与互换：这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量，对于FPGA可以用消耗的FF（触发器）和LUT（查找表）来衡量。速度指设计在芯片上稳定运行所能达到的最高频率，这个频率由设计的时序状况来决定。面积和速度贯穿FPGA/CPLD设计的整个过程，是设计质量的终极标准。最科学的设计目标是在满足设计时序要求的前提下，占用最小的芯片面积，或者在所规定的面积下，设计的时序余量更大，频率更高。当两者冲突时，采用速度优先的准则。理论上，如果设计的时序余量较大，速度高于要求，可以通过复用功能模块来节约面积。相反，如果设计的时序要求较高，则可通过串并转换、并行复制多个模块来提升速度。