对于设计者来说，当然希望我们设计的电路的工作频率尽量高。我们也经常听说用资源换速度，用流水的方式可以提高工作频率，这是一个很重要的方法。今天我想进一步分析如何提高电路的工作频率。工作频率与寄存器之间的信号传播时延及clockskew有关。为了提高工作频率，我们需要优化时延，如寄存器的开关时延、走线时延和组合逻辑的时延。通过约束和优化走线，可以减少时延。减少组合逻辑也能提升频率，特别是利用LUT级联减少时延。例如，流水技术通过切割组合逻辑，在大计数器或状态机中，通过分割状态减少时延，可以有效提升频率。FPGA设计的核心是减少寄存器之间的时延，避免大的组合逻辑，使得设计能够跑在更高的频率上。