可编程逻辑器件FPGA（现场可编程门阵列）和CPLD（复杂可编程逻辑器件）越来越多地应用于数字信号处理领域。与传统的ASIC（专用集成电路）和DSP（数字信号处理器）相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。

FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。流水线寄存器能够寄存蝶形运算中的公共项，设计时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。

为了进一步提高FFT的运算速度，设计了一个并行乘法器，采用改进的布斯算法减少部分积个数，使用华莱士树结构和4-2压缩器并行相加。以32点复数FFT为例，设计并完成了逻辑综合。