0768采用分离元件构建的逻辑电路
暂无评论
组合逻辑电路设计实例,主要是课程资源,希望对于学习这些的同学们有用处。
武大数字逻辑课件,供大家学习参考,多多交流
数字逻辑电路基础实验 verilog语言编写的 很好的实例
本实验报告是本人自己做实验所得，现将其上传，希望对别人有用。
是蒋立平版的数字逻辑电路的部分课后习题，希望对上这门课的同学和用这本书的同学有帮助！！
大学数字逻辑电路的习题和答案，对学习有帮助。
数字逻辑电路之数制码OutlineIntroductionNumberSystems&CodesDigitalCircuitsCombinationalLogicDesignSequentia
数字电路课外实验项目
Multisim 12.0 设计的简易时钟和各步长计数器
用VHDL实现的简单逻辑电路，包含2位全加器、2位减法器以及其改进后的电路设计
暂无评论