基于VHDL语音数字钟的设计

要求显示秒、分、时 可清零、可调时。

真金不怕火炼,只有运行出来了的作品才敢往上面传,希望能帮到大家

这是由maxplu设计的一个基本数字钟，可以实现基本的计时功能！

数字钟的设计论文

很好的基于NiosII CPU的设计范例，数字钟在设计中也十分实用。

数字钟 Verilog 硬件语言设计 包括设时，定时，闹铃等功能 可在quartus II仿真实现。

自己做的数字钟设计、有完整的实验报告、代码和仿真截图

模电实验中数字钟的仿真实验，包含基本功能要求和一些附加闹钟功能

数字钟设计用译码器74LS161跟555定时器

数字电子钟的详细设计说明文档，来自于课程设计。