14bit80MSPS流水线ADC中的增益数模单元MDAC研究与设计

0 引言 流水线模数转换器(pipeline ADC)是中高精度(10~14 bit)高速(10~500 MS/s)ADC的主流实现结构,被广泛应用于通信系统、图像设备、视频处理等系统中。作为其

TheLTM®9011-14ispartofafamilyof14-bit,80Msps,105Mspsand125MspsoctalADCsthatprovideexcellentACperform

根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计。处理器将基2

压缩包为12bit流水线ADC的整体电路原理图，包含运算放大器，采样保持电路，子ADC电路，MDAC电路，延迟对准阵列，数字校正电路，时钟产生电路，偏置电路等，可以完成的设计一个流水线ADC。

计算机系统结构上机实验流水线中的相关WinDLX仿真器有完整过程和程序代码

这是一个FIR滤波器的流水线分布算法,算法可实现,没有问题

本设计实现了一个具有标准的32位5级流水线架构的MIPS指令兼容CPU系统。具备常用的五十余条指令，解决了大部分数据相关，结构相关，乘除法的流水化处理等问题

基于mips32的流水线CPU设计,为计算机组成原理课程实验之一;通过学习源码能更好的对CPU架构及其具体实现有更深的了解,有助于课程学习。

北航计算机组成课程设计，支持50条指令和中断异常处理的流水线CPU，内包含源代码和相应的测试文件

设计了一种低功耗16位100 MS/s的流水线A/D转换器。通过采用级间电容缩减技术,并优化增益数模转换器(MDAC)的结构,降低采样电容的面积。流水线前两级采用高性能低功耗运算跨导放大器(OTA),