PLL锁相环分析设计大全

“锁相环”(PLL)是现代通信系统的基本构建模块。PLL通常用在无线电接收机或发射机中,主要提供“本振”(LO)功能;也可用于时钟信号分配和降噪,而且越来越多地用作高采样速率模数(A/D)转换的时钟源

简介 设计并调试锁相环(PLL)电路可能会很复杂,除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法,并提供有效、符合逻辑的方法调试PLL问题。 仿真 如果不在特定

锁相环路(PLL)电路设计实例

锁相环PLL仿真几个程序-PhaseLockedLoop.zip最近在从事锁相环的工作，在mathworks网站上找到几个比较好的例子，发现网上比较少这方面的资料，所以拿出来与大家分享！希望对大家

这是一个对MC9S12Xs128_锁相环PLL的简介，对做智能车，参加飞思卡尔比赛的童鞋们有帮助

PLL phase-locked loop MB15E03SL data sheet

MT-086:锁相环(PLL)基本原理.pdf MT-086指南锁相环(PLL)基本原理锁相环基本结构锁相环是一种反馈系统,其中电压控制振荡器(VCO)和相位比较器相互连接,使得振荡器可以相对于参考信

还可以吧,可以参考下!锁相环主要的应该用在很多场合。

利用锁相环控制,提高电机的稳定性,提供参考!!

有关AD公司锁相环常见问题，以及一些原理性介绍