64通道的ADC数据读取,并通过FPGA内核IP的FIFO缓存,而写入sram