串口通行verilog程序quartusii91

在QUARTUSii用VHDL编写的串口通信的电子琴。

DDS的Verilog程序，包含原理说明

1、常用的小程序2、基本的语法使用3、代码风格联系

一个用于FPGA中时钟产生的程序，PLL可以提供稳定的内部时钟。

数控振荡器英文简写NCO是PLL中的重要组成部分，是直接频率合成技术的基础，它的设计在无线通讯中应用广泛，肯定对大家会有帮助的。

1．利用MAX + PLUSⅡ软件，设计一个乐曲演奏电路，使其能反复演奏附1 中的“梁祝”乐曲片 段。该电路有一个“乐曲演奏启/停”按钮，来控制乐曲演奏的启/停；还有一个复位按钮，当按下此按 钮时电路

VVerilog程序--UART,VerilogFPGAUART

verilogHDL程序实例，包括HDL源代码和仿真实例

verilog写的闹钟程序，带有校时和闹铃功能。

Verilog按键程序并非51读取按键思想