verilog比较器
在使用脉宽调制时需要做一个比较器,这是一个全数字话的模块
用户评论
推荐下载
-
滞回比较器关于滞回比较器的介绍
滞回比较器 关于滞回比较器的介绍 绝大多数比较器中都设计带有滞回电路, 通常滞回电压为5mV到10mV。内部滞回电路可以避免由于输入端的寄生反馈所造成的比较器输出振荡。但是内部滞回电路虽然可以使比较器
33 2018-12-25 -
比较器Java接口Java的比较器功能源码
Java上的Interfaz'Comparator' Descripción Projecto que ejemplifica el uso de la interfazgenérica'Compar
12 2021-02-19 -
反向迟滞比较器比较器的用途和工作原理
在数字电路设计中,反向迟滞比较器是一种常见的电路组件。它用于比较两个输入信号,并产生一个输出信号作为比较结果。反向迟滞比较器具有高精度和高速性能,广泛应用于模拟电路、通信系统和数字处理等领域。本文将介
12 2023-08-13 -
Verilog and system verilog
Verilogandsystemverilog学习的好资料,VerilogandSystemVerilogGotchas_101CommonCodingErrorsandHowtoAvoidThem
26 2019-07-30 -
verilog实现计数器设计
verilog实现计数器设计,包括同步异步加减法计数器的详细代码
21 2019-02-18 -
NANDFLASH控制器源码verilog
这是NAND FLASH 控制器的verilog源码,很有参考价值!
23 2019-02-17 -
verilog偶数分频器
verilog编写的偶数分频器,占空比为50%,系本人初学FPGA实践
18 2019-03-02 -
SVM分类器Verilog设计材料
SVM经典分类器设计材料及Verilog Python代码,可用于设计参考
20 2019-03-13 -
Verilog99计数器
Verilog计数器,可修改计数次数,简单程序,上级作业
41 2018-12-09 -
旋转编码器verilog程序
modulerotencoder(A,B,clk,reset,output8,lock,cs);inputclk,A,B,reset,lock,cs;output[7:0]output8;reg[15
51 2019-05-19
暂无评论