基于vhdl数字时钟设计源码包
具有时、分、秒计数显示功能,以24小时循环计时,时钟计数显示时有LED灯的花样显示,具有调节小时、分钟及清零的功能。
文件列表
基于vhdl数字时钟设计源码包
(预估有个514文件)
1hz_frequency_global_asgn_op.abo
10KB
1hz_frequency.root_partition.cmp.atm
4KB
1hz_frequency.root_partition.map.atm
3KB
1hz_frequency.bdf
8KB
clock_global_asgn_op.abo
75KB
clock.root_partition.cmp.atm
16KB
clock.root_partition.map.atm
13KB
myclock.map.bpm
699B
myclock_global_asgn_op.abo
190KB
myclock.cmp.bpm
714B
用户评论