VerilogHDL的精品

基于VerilogHDL设计的PWM输出控制

用VerilogHDL语言使用Quartus实现2FSK调制，在其中使用了pll,rom.

关于直接数字频率合成的设计以及仿真直接数字频率合成技术(DirectDigitalSynthesize，DDS)是继直接频率合成技术和锁相式频率合成技术之后的第三代频率合成技术。它采用全数字技术，并从

基于VERILOG HDL的数字系统应用设计TP312/2645D2007∠世纪高等院校规划教材可编程逻辑器件快速进阶丛书基于 Verilog hDL的数字系统应用设计(第2版)王钿卓兴旺编著k第社北

SDRAM IP core VerilogHDL source code

CAN总线IP核源码，非常成熟的源码，可以直接拿来用

本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。

VerilogHDL是目前应用最广泛的一种硬件描述语言,用于数字电子系统的设计。可用它进行各种级别的逻辑设计,并进行数字逻辑系统的仿真验证,时序分析,逻辑综合。小波滤波器的设计属于复杂算法的电路设计,

黑金写的VerilogHDL那些事儿建模篇，其中VGA那篇很有用，对我帮助较大。

verilogHDL的组合逻辑设计方法