# 约束规则
约束规则设置
( Allegro16.6约束规则设置详解
ALLEGROddr约束规则设置
ddr约束规则设置,学会了DDR，PCB随便画！
cadence约束规则设计
cadence约束规则设计：1.添加库2.线宽约束3.线间距约束4.Xnet设置5.设置总线
ALLEGRO_约束规则
ALLEGRO_约束规则设置步骤
ALLEGRO约束规则设置
对于约束规则的设置。在网上是比较难找到合适的。这个是以DDR为范本。相对来说是比较有意义的。
ALLEGRO高级约束规则_ .pdf
ALLEGRO约束规则_.pdf在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好constraint规则，并将这些
ALLEGRO高级_约束规则设置步骤
ALLEGRO高级_约束规则设置步骤
Allegro约束规则设置步骤.pdf
Allegro约束规则设计,pcb设计规则设计.
Allegro中的约束规则设置
目录一：Physical（Line/vias）rule物理特性（线宽和过孔）约束设置：.............41）“Setv
Cadence约束规则设置小结.doc
allegro cadence 16.6和17.2 PCB layout工程师