# MicroBlaze AXI UART16550
使用Xilinx ISE实现MicroBlaze AXI UART16550的演示
这篇文章提供了使用Xilinx ISE实现MicroBlaze AXI UART16550的示例代码和详细说明。AXI UART
UART16550技术文档
UART16550的技术文档，对其进行了详细说明
wb interface的UART16550
基于wb interface的UART16550模块,带有fifo,附带tesibench
基于FPGA的UART16550的设计与实现
基于FPGA的UART16550的设计与实现
uart16550的逻辑core代码已测试通过
串口16550的core代码，UART16550的基本结构由CPU接口模块、波特率发生器、FIFO控制器、发送/接收FIFO和发
uart_16550
uart_16550，VHDL语言，供参考学习使用
Uart_16550_Verilog_Source代码
Uart_16550_Verilog_Source代码，挺好的
988936385Uart_16550_Verilog_Sou
gh_uart_16550_072108.zip
fpga实现UART 16550的代码，很有实用。This core is designed to be a compatibl
uart16550_latest.tar.gz
该文件包含是由FPGA用Verilog实现任何波特率的串口完整代码，有仿真文件，代码风格很好，可直接在项目中使用。
AXI_UART.rar
本工程针对xc7z020clg400-2展开,工程建立在vivado 2018.3上,实验平台米联客MZ7XB-FUN。