# 六十进制计数器使用方法
EDA六十进制计数器
EDA 六十进制计数器，呵呵 不可不下 喔
六十进制计数器有代码
基于FPGA硬件开发板，利用QuartusII软件通过VHDL和原理图混合输入的方式实现60进制计数器；有代码
同步时钟同步清零的六十进制可逆计数器
同步时钟同步清零的六十进制可逆计数器 VHDL 可编程器件
模六十计数器
基于verilog的模六十技术器，用于basys2的开发
数字逻辑实验六十进制
数字逻辑课堂实验练习 用EWB软件模拟 集成电路元件的综合运用
四位十进制计数器他可以实现十进制计数
四位十进制计数器，实现了单片机的2进制变成十进制，让我们更能了解
基于可编程逻辑的原理图六十进制计数器设计
EDA 可编程逻辑 六十进制计数器
十进制步进加减计数器制作
设计并制作一个两位十进制步进步进计数器，要求从0到80步进计数。
十进制计数器50M
支持系统时钟为50Mhz的计数器，可以将十进制改为任意进制的计数器，也可作分频器使用。
mfc计数器的使用方法秒表
mfc 计数器 秒表 最简单的例子,这个实例可以学会timer的使用方法，还有format的使用方法