# HDL语法
Verilog HDL的基本语法
VerilogHDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计
Verilog HDL语法着色文件
VerilogHDL语法着色文件，使了一下，可以用，推荐给大家
Verilog HDL基本语法.pdf
VerilogHDL基本语法,
Verilog HDL基础语法入门
Verilog HDL（硬件描述语言）是一种用于数字系统设计的语言，广泛应用于集成电路（IC）设计、系统级设计以及FPGA等硬件
_Verilog_HDL的基本语法
_Verilog_HDL的基本语法
Verilog HDL语言语法大全
本文涵盖了VerilogHDL语言中用到的所有语法语句，对初学者有很好的指导作用
Verilog_HDL的基本语法
这本书的内容,简单讲解了Verilog_HDL的语法结构,对于想快速了解Verilog_HDL语言的人非常有帮助。
_Verilog_HDL的基本语法.doc
新手的福利，对于Verilog的入门者来说，就是最简单的教会你
Verilog HDL高级语法结构_函数function
本文介绍了Verilog HDL高级语法结构―函数(function)
Verilog HDL高级语法结构_任务TASK
本文介绍了Verilog HDL高级语法结构―任务(TASK)