# Carry4
Carry4高精度TDC的MATLAB测试分析代码
利用Carry4进行高精度TDC设计,我们开发了一套MATLAB测试分析代码。这些代码可以帮助保证我们的TDC初步设计与测试过程
4bit carry lookahead adder
This is a verilog code.It's function is 4 bit carry lookahead ad
Carry_lookaheadAdderinVerilog
verilog写的超前进位加法器(Carry-lookaheadAdder)。
Apriori_carry.m
利用apriori算法提取频繁项集和关联规则,利用的测度有支持度(或支持度计数)、置信度以及卡方测度(或最大卡方测度)
adder_carry_chain
一种适合FPGA高效运算的专用进位链结构。基于应用范围方面的考虑,我们先对典型的行波进位做了一定的改进,目的是增强逻辑模块的功能
cableway intalltions designed to carry person
Directive2000-9-eccablewayintalltionsdesignedtocarryperson.
16bit carry lookahead adder
This is a verilog code.It's function is 16 bit carry lookahead a
16bit ripple carry adder源码
16位纹波进位加法器
Module4Unit1I can t carry all these things教学设计2
Module4Unit1Icantcarryallthesethings教学设计教学目标知识目标掌握本单元生词及用can和can
Carry it Easy文件同步利器v3.0.0.0
Carry it Easy™ 将增强您的便携式存储设备的功能和将帮助您随身携带的个人数据。 Carry it Easy™ 结合你