# 小数分频器
1.25小数分频器的VHDL实现
1.25小数分频器的VHDL实现代码，附功能仿真波形图
FPGA奇数和偶数分频器和半整数及任意小数分频器设计
在 FPGA 上实现了奇数和偶数分压器、半整数和任意小数分压器的设计。
基于FPGA的小数分频器的实现
基于FPGA的小数分频器的实现
实用小数分频器的设计与实现pdf
实用小数分频器的设计与实现.pdf 这个论文格式范本
VHDL任意整数及小数分频器的实现
相当详细的教程,附有完整源程序,仿真结果。
基于FPGA的任意小数分频器的设计
说明了如何设计一个比较好的小数分频器，包括电路的实现，即部分代码
EDA任意整数分频分频器
非常经典的一款分频程序，绝对实用
功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。
其中F_DIV为分频系数
1奇数分频器
奇数分频器，计数器位宽设置为6位，最高可设置63分频。通过更改计数器位宽和分频系数可以达到设计所需的频率
verilog偶数分频器
verilog编写的偶数分频器，占空比为50%,系本人初学FPGA实践
verilog偶数分频器
verilog偶数分频器