# 西门子七段译码样板
西门子七段译码器循环样板手动和自动控制原创编码
西门子七段译码器可以实现0~9数字的自动循环显示，可以手动控制。如果需要手动操作，只需删除网络19以后的连接。如果需要9~0逆序
VHDL七段译码器
VHDL七段译码器，输入二进制代码，通过译码器，能够直接在数码管上显示
VHDL七段译码器
利用Vhdl语言编的七段译码器的程序，多谢下载
七段码译码器源码
QuartusII上可用
七段译码器CD4511
四线_七段锁存-驱动译码器的详细资料，PDF格式
Verilog HDL BCD七段译码器
VerilogHDL组合逻辑电路的设计——BCD七段译码器
七段译码器的设计实验
用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有帮助。
EDA七段数码显示译码器
EDA 实验 七段数码显示译码器代码 verilog
EDA七段译码器实验报告
本资源是EDA七段译码器实验报告,非常详细阿!
protel课设Protel应用实践七段译码电路
这是一份关于七段译码电路的实践应用，基于protel完成了PCB的制作，对电路原理图进行了仿真。。