# Verilog语言设计
verilog语言设计教材
第1章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念.doc 第2章 Verilog HDL设计方法概述.doc 第3章
使用verilog语言进行ic设计
讲述使用verilog语言进行芯片设计的详细流程和关键部分，不可多得的实践教材
verilog语言
verilog语言，东南大学的课件，讲的很好，不错的资料
Verilog语言
VerilogHDL介绍1.VerilogHDL概述2.VerilogHDL的词法3.VerilogHDL常用语句4.不同抽象级
基于Verilog语言的实用FPGA设计
基于Verilog语言的实用FPGA设计[(美)K.科夫曼_科学出版社_2004]
低通滤波器Verilog语言设计
使用Verilog语言设计一个低通滤波器，低通滤波器设计参数为35、51、80、113、146、175、198和210。
基于verilog语言的数字时钟设计
有计时，跑表，闹钟，调整时间四大功能，功能完善，消逗也不错，
基于Verilog语言的电子秒表设计
基于Verilog语言的电子秒表设计，使用的FPGA板为CycloneIVE:EP4CE6E22C8
EMIF接口的RTL设计Verilog语言
为了更好地与并行存储器和并行设备连接，外部存储器接口（EMIF）的RTL设计采用了Verilog语言。本文将详细介绍EMIF接口
基于Verilog语言设计32位全加器
基于Verilog语言设计的电路。基于Verilog设计一个32位全加器,这个32位全加器是基于8位全加器、4位全加器设计的。