# 高速片内总线
基于片内WISHBONE总线的高速缓存一致性实现
基于片内WISHBONE总线的高速缓存一致性实现
高速串行总线
赛灵思官方发布，高速串行总线，GTP开发。
CPU片内总线全互联架构mesh架构QPI总线全互联网图
NUMACPU架构QPI总线，mesh全互联，linux，CPU架构学习。
片内时钟的设计
Xilinx可编程逻辑器件的全局时钟为时钟分配树的结构,如下图所示。 图 可编程逻辑器件的时钟分配树结构 FPGA内部的
STC15W片内flash加片内AD驱动.zip
压缩包包含STC15W内部flash和AD的驱动函数。包括寄存器的初始化,数据的存取和AD数据的处理等
高速IO接口技术高速串行总线
高速IO，主要是ROCKETIOPCIE等方面的介绍
嵌入式系统ARM技术中的基于片内WISHBONE总线的高速缓存一致性实现
摘要:基于IP可重用的设计方法,利用WISHBONE总线协议,把两个已成功开发出的具有自主知识产权的THUMP内核在一个芯片上,
SOC片上总线综述
SOC片上总线综述
高速总线RapidIO协议1.3
RapidIO是一种开放的互连标准，可被广泛应用、灵活的、可扩展的系统交换结构，主要应用于嵌入式基础设施类设备，如网络设备、存储
片内EEPROM记录开机次数
片内EEPROM记录开机次数：利用EEPROM断电后还能存储数据，用51单片机实现记录开机次数