# 时钟约束
使用synplify时钟约束
使用synplify时钟约束翔实的PPT版本
时钟复位与时序约束
讲解同步时钟复位以及异步复位的技术，图示给出约束中需要注意满足的一些时间关系。
FPGA全局时钟约束Xilinx
FPGA全局时钟约束(Xilinx)，需要这方面的朋友可以下来看看
Quartus_II_时钟约束概念
Quartus_II_时钟约束概念,讲述时钟约束的一些基本概念
XDC约束技巧_时钟篇1.1
vivado下，怎么进行时序约束的文档，比较具体
quartus II的时钟约束sdc
该资料很详细描述了如何使用sdc命令，教你怎么对时序进行约束，内有例子
FPGA时钟约束时钟余量超差解决方法
在设计FPGA项目的时候,对时钟进行约束,但是因为算法或者硬件的原因,都使得时钟约束出现超差现象,接下来主要就是解决时钟超差问题
QuartusII软件中时钟Fmax约束步骤
使用QuartusII软件对设计中的时钟进行约束的步骤
XDC约束技巧之时钟篇.pdf
XDC约束技巧之时钟篇
FPGA全局时钟约束Xilinx.pdf
FPGA全局时钟约束， 简介 全局约束 约束编辑器 总结 正在学习时钟约束，上传共享，相互学习，共同进步