# VHDL代码示例
VHDL实验代码示例
四输入表决器 2位二进制相乘电路 一位二进制全减器
FPGA VHDL示例工程代码中文注释.zip
入门学习FPGA的非常好的代码,可以控制LED流水灯,数码管,蜂鸣器,LCD,拨码开关等.
最大的优点是注释相当全,而且都是中文
VHDL程序源码示例
VHDL的程序源码，有44种器件的实例与源码，非常之有用了。
msim sample vhdl ModelSim vhdl仿真环境示例源码
msim-sample-vhdl ModelSim VHDL仿真环境示例 目录 rtl /-vhdl源代码 场景/-测试场景 b
IIS VHDL代码
VHDL实现IIS接口的源代码,可以直接在FPGA上实现。
DDS代码VHDL
此代码可以看dds的设计方法和说涉及到的内容
vhdl代码规范
入门级的vhdl代码规范。涉及到如何节约资源等内容。
实验vhdl代码
vhdl实验中常见的几个实验，包括数据选择器，加法器，d触发器，音乐演奏
VHDL源代码
该源程序包括多个VHDL源程序代码：密码锁，看门狗，电梯调度，UART等等，内附解释文档，是大家学习的好东西
des vhdl代码
DES VHDL 的代码 module DES_top(DES_in,DES_key,DES_out); input [1:64