# 异步减法计数器
异步计数器
异步计数器是一种基本的计数器,它的逻辑设计简单,但由于它的所有触发器不是在同一时钟脉冲控制下工作,所以计数速度慢;另外,对计数器
基于四只JK触发器的异步减法计数器
该异步减法计数器采用四只JK触发器构成，可以将输入的二进制信号进行异步减法计数，并通过数码管进行显示。这个计数器使用DSN扩展名
VHDL之异步复位计数器
使用VHDL编写的，能够异步复位，上升沿计数的计数器。
10进制异步计数器电路
单片机最小电路分享，集成和开发，为广大硬件开发者和程序设计师所爱
verilog加减法置数计数器
verilog硬件描述加减法可置数计数器
电子测量中的异步计数器
异步计数器是一种基本的计数器,它的逻辑设计简单,但由于它的所有触发器不是在同一时钟脉冲控制下工作,所以计数速度慢;另外,对计数器
异步模8加1计数器
模8加1 数字逻辑 实验 计数器。 quartusII完成
N进制异步计数器设计方法
所谓异步计数器电路,是指其构成的基本功能单元触发器的时钟输入信号不是与触发器在一起的,有的是外输入的脉冲信号,有的是其他触发器的
同步五进制减法计数器.ms7
本电路实现了同步五进制减法计数器的功能:电路能准确地按照五进制减法计数的规律进行计数.读者应深刻理解本例的分析和设计过程,以为日
计数器源码_网站计数器
Counter source code - website counter