# 时钟频率优化
芯片时钟频率
电脑中有许许多多的半导体芯片,每个芯片都是在特定的时钟频率下进行工作的。时钟发生器提供给芯片的时钟信号是一个连续的脉冲信号,而脉
DDR时钟频率测试软件
本软件带使用说明，可以测试DDR内存的实时频率
频率计加时钟程序
频率计和电子钟（仿真+程序）。51单片机，1602显示，1302电子钟芯片，按键调时，具有测频功能。
RTL代码检测时钟频率
用于检测时钟频率，用一个基准50MHz时钟检测其他时钟，结果频率用10进制表示
PLL设计和时钟频率产生
PLL设计和时钟频率产生是集成电路设计中的关键技术和知识领域。PLL（相位锁环，Phase-Locked Loop）是一种频率合
电脑主板时钟频率检测小程序
电脑主板时钟频率检测小程序，可以在标题栏那里，看到自己电脑的主板时钟频率和精度。（i系列的Intel主板，因为改FSB总线为QP
微型高稳定锁相时钟频率源
本文介绍用集成电路MAX2620和集总LC元件构成窄带VCO电路模块,然后同集成锁相频率合成器芯片MB1504一起构成锁相环式低
频率规划与优化ppt
频率规划与优化.ppt
时钟树优化与有用时钟延迟
本文重点要讨论的是,路径过长时,如何通过增加有用时钟延迟(useful skew) 来达到时序的满足。
时钟与频率合成基本原理
Basic principle of clock and frequency synthesis