# 序列检测器
序列检测器
用状态机设计一个二进制序列检测器，其功能是检测一个4位二进制序列“1111”，及输入序列中如果有四个或四个以上连续的“1”出现，
序列检测器
用VHDL硬件语言实现的简易序列检测器，并且附有modelsim仿真结果及程序
序列检测器
序列检测器是用于从二进制码流中检测出特定序列信号的时序电路。接受的序列信号与检测器预设值比较，相同则输出为1，否则输出为0。
序列检测器
用VHDL语言实现对确定二进制序列进行检测
序列检测器
用于检测按一定顺序输入的数字串
FPGA序列检测器
FPGA序列检测器，QuartusII软件运行成功。
10010序列检测器
10010的序列检测器，采用有限状态机，同步时序，用vering硬件描述语言写的
序列检测器.zip
代码实现了以下功能（状态机实现）：
（1）被检测序列为EE0FB79349DFE3B4DDF44CEE0FB791（16进制），
序列脉冲检测器
用D触发器或JK触发器和适当门电路设计一个1101的序列脉冲信号检测器。当检测输入1101序列时输出高电平，否则输出低电平
vhdl序列检测器
利用vhdl语言编的序列检测器用vhdl语言编的序列检测器