# Qys DDR2存储读写模块
基于Qys和LPDDR2的DDR2读写模块verilog
本文介绍基于Qys和LPDDR2 SDRAM Controller、Avalon-MM Pipeline Bridge slav
DDR2读写时序
DDR2读写时序，需要DDR2开发的同学注意哦
FPGA基础入门DDR2读写工程文件
与教程--FPGA基础入门【9】开发板外部存储器DDR2访问--相应的源代码。
根目录包含：
1.相关文档，nexys4ddr_
运用双buffer操作控制ddr2的读写
运用双buffer操作来控制ddr2读写，一般运用在读写速度不一致的情况下，如摄像头采集帧率和显示器显示帧率不一致导致的帧不同步
DDR与DDR2详细介绍
本文详细介绍了DDR和DDR2的差异及时序。
DDR2测试代码
采用quartus ii 编写的ddr2 控制ip及相应测试程序代码。
DDR2标准JEDEC
本资料是DDR2的JEDEC标准说明文档，想深入了解DDR2的朋友可以看看淡淡地，特别是做嵌入式硬件的朋友，对于DDR相关的测试
DDR2调试记录
MIG控制器控制DDR2的调试记录，方便学习者使用
DDR2接口仿真
DDR2接口仿真DDR2仿真DDR2接口
ddr2数据手册
ddr2 数据手册 DDR2的时序分析 功能描述 及怎么进行IP参数设置 生成等