# 3-8线译码器
3线8线译码器VHDL实现
VHDL语言的经典例子,这个是老师上课时候检查过的,保准能够实现!!!
3线8线译码器.ms12
3线-8线译码器.ms12
计算机组成原理中的3-8译码器
3-8译码器在计算机组成原理中是一个常见的组件，用于将三个输入信号转换为八个输出信号，并根据不同的输入组合选择相应的输出线激活。
3线8线译码器74LS138
芯片74LS138138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式
EDA实验3_8译码器
这是一个电子系大学生实验，关于EDA技术的实验
3_8译码器verilog代码
eda入门级设计，本实例是3-8译码器verilog代码，可综合！
3_8译码器verilog代码
3-8 decoder verilog code
VHDL实现3_8译码器
此工程实现了3-8译码器的编译与封装！编译的过程中未出现错误和警告，欢迎使用！
3_8译码器164键盘扫描
基于138和164的串口动态扫描显示 按键处理
3_8译码器仿真实验
STA信号选阶跃输入（Step），0或1根据需要自选。A0,A1,A2信号的输入选择读文件模块FromFile（.mat）。内部