# 混合逻辑时钟
hlclock Elixir的混合逻辑时钟源码
hlclock:Elixir的混合逻辑时钟
时钟切换逻辑
详细说明了时钟切换时如何避免产生glitch，从原理到实际的电路实现
数字时钟数字逻辑
数字逻辑课程设计-数字时钟 课程设计的三个简单要求 1、设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。
数字逻辑数字时钟报告
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用
数字逻辑时钟设计大全
关于设计的事情，看到附件啊水库附近开始减肥开始大幅会计法电算会计发觉
数字逻辑数字时钟.DSN
数字逻辑数字时钟.DSN
数字逻辑数字时钟设计报告
1.设计任务设计制作一台数码显示管显示的数字钟。2设计要求⑴时钟显示功能，能够以十进制显示“星期”、“时”、“分”、“秒”。⑵具
FPGA实战演练逻辑篇时钟
下面我们再来对时序分析的一些最基本概念及其相互关系进行探讨,即时钟和建立时间、保持时间的关系。
混合逻辑电平的接口技术
电源技术论文混合逻辑电平的接口技术摘要:介绍了3.3V和5.0V逻辑电平、RS-232C逻辑电平、LVDS信号的电特性,讨论了它
基于逻辑器件的数字时钟电路
基于逻辑器件的时钟设计，运用计时器，分频器，逻辑门的器件的组合设计，实现时钟功能