bachina

urat异步串行收发器设计报告在博客里

设计需求 1.一个具有接收发送流缓存的异步串行收发器 2.流缓存深度256,数据宽度8 3.异步串行收发器波特率9600 4.采用EIA建议,收发器时钟uart_clk为16倍波特率(16*9600=153.6K Hz) 5.UART编码:1个启始位,8个信息位,0个奇偶校验位,2个停止位,1个空闲

T9GS5L1412.pdf

LTC2141使用手册

xilinx userguide XAPP1052以及更多的FPGA方面的资料

xilinx userguide :XAPP1052以及更多的FPGA方面的资料,请下载后,使用连接获取更多的资料

xilinx userguide XAPP1052

XAPP1052 Bus Master Performance Demonstration Reference Design for the Xilinx Endpoint

verilog编写的亮灭各一秒的led代码占空比50周期2s

verilog编写的,亮灭各一秒的led代码(占空比50%,周期2s)

DS_HLW8012_V1.3_CN.pdf

DS_HLW8012中文芯片使用手册

questasim10.7在linux下的版本及POJIE使用

questasim10.7在linux下的版本及POJIE文件,可以查看我的博客,详细的安装教程和步骤,亲测可用,以及出现的问题,给出解决办法。

LTC21411421421014fa.pdf

LTC2141芯片使用手册

fpga亚稳定性

深入理解亚稳定性产生的原因,以及时序分析,通过简单易懂的方式阐述它的危害和解决方式

EFR32FG1DataSheet876878.pdf

EFR32FG1芯片使用手册