Ta上传的资源 (0)

1 如何实现高速时钟信号的差分布线 在高速设计中 如何解决信号的完整性问题 差分布线方 式是如何实现的 对于只有一个输出端的时钟信号线 如何实现差分布线 专家解答: 信号完整性基本上是阻抗匹配的问题 而影响阻抗匹配的因素有信号源的架构和输出阻抗 output impedance 走线的特性阻抗 负载