Ta上传的资源 (0)

通过对CRC校验码原理的分析,研究了一种并行32位CRC算法。该算法采用递推的方法,直接得出计算多位数据后的CRC余数与计算前余数之间的逻辑关系。相对于一般的按位串行计算或者查表并行计算的方法来说,该方法运算速度快且不需要额外的空间存储余数表,十分有利于硬件实现。

在数据通信中,提高数据在通信中的可靠性,以及快速的数据处理能力一直是人们所追求的,循环冗余校验CRC就是一种广泛采用的差错控制方法,也是一种最常用的信道编码方法。在介绍CRC码原理之后,以经典的LFSR电路为基础,推导出产生32位并行数据的CRC-16编码表达式,用EDA工具设计出CRC-16编码模

在现代数字通信系统中, 对数据误码率的要求越来越高, 通常一般的纠错码的纠错能力有限并且当发生连续 长度比较大的错误时很难纠错, 所以现代数字通信系统中采用交织与解交织的技术来减少数据错误的发生, 基于欧洲 标准的DVB 数字电视通信系统中, 都采用了这种交织与解交织技术。本文通过研究交织与解交织的

介绍了信道编码中所采用的前向纠错编码（FEC）方案中的重要技术——卷积交织器和解交织器的原理，并在 此基础上提出了基于FPGA的卷积交织器的设计方案。文中对卷积交织器设计的关键部分，即读写地址的产生方法进行了详细 分析，给出了一种新的地址计算方法，并通过对FPGA内部EAB资源的双口RAM的存储单元